Automatización de la síntesis de alto nivel de sistemas electrónicos analógicos y mixtos a partir del estándar VHDL-AMS

  1. DOMÉNECH ASENSI, GINÉS
Dirigida por:
  1. Ramón Ruiz Merino Director
  2. T. Kazmierski Director/a

Universidad de defensa: Universidad Politécnica de Cartagena

Fecha de defensa: 13 de febrero de 2002

Tribunal:
  1. Carlos F. González-Fernández Presidente/a
  2. Fernando Vidal Verdú Secretario/a
  3. Diego Cabello Ferrer Vocal
  4. Francisco Javier López Aligué Vocal
  5. Francisco Javier Ríos Gómez Vocal
Departamento:
  1. Electrónica, Tecnología de Computadores y Proyectos

Tipo: Tesis

Teseo: 92818 DIALNET

Resumen

En el campo de los sistemas electrónicos analógicos, ni los esquemas metodológicos ni las herramientas de diseño y verificación de circuitos microelectrónicos han recibido en el pasado una atención similar a la de sus homólogos digitales, lo que ha conducido a que en la actualidad se constate una indudable carencia en este campo. Esta situación contrasta con el creciente interés por la integración de bloques analógicos en los circuitos microelectrónicos de cara a conseguir integrar en un solo chip todas las funciones constitutivas de un sistema completo. En este sentido, podemos considerar como un hecho de enorme importancia la aparición de un estándar descriptivo que supone la extensión del lenguaje VHDL para sistemas analógicos y mixtos (VHDL-AMS). Los objetivos de esta Tesis Doctoral se han dirigido a cubrir esta laguna instrumental, planteado una herramienta de síntesis analógica a partir de especificaciones comportamentales de alto nivel descritas en VHDL-AMS. Dado que no sería realista pretender que nuestra herramienta tuviera un ámbito genérico de aplicación, la hemos dirigido a un campo particular: el de los sistemas neuronales de inspiración biológica. Las peculiaridades funcionales y la precisión moderada que requieren los módulos electrónicos presentes en estos sistemas apuntan hacia el diseño analógico o mixto como alternativa más adecuada para su realización, y los hacen especialmente adecuados como objetivo de aplicación de nuestra herramienta. Como consecuencia del trabajo desarrollado en la consecución de este objetivo, las principales aportaciones de esta Tesis se pueden resumir en los siguientes puntos: * Se ha desarrollado una herramienta de estructura modular para la síntesis de sistemas electrónicos analógicos descritos en VHDL-AMS. A partir de descripciones estructurales y comportamentales en este lenguaje, la herramienta proporciona una descripción a nivel de circuito.