Estudio para el diseño de unidades aritméticas reusables con aplicación al prototipado rapido de sistemas dsp

Résumé

ANALIZAR EL PROBLEMA DEL DISEÑO DE COMPONENTES EN VHDL DESDE EL PUNTO DE VISTA DE SU REUSABILIDAD (DFR, DESING FOR REUSABILITY); TANTO EN DISEÑOS POSTERIORES COMO EN HERRAMIENTAS DE SINTESIS DISTINTAS (DWR, DESIGN WITH REUSABILITY). ESTABLECER QUE METODOS DE COMPROBACION SE PUEDEN APLICAR PARTIENDO DE UNA ESTRATEGIA DE SINTESIS DESDE ALTO NIVEL ASI COMO DETERMINAR EL FORMATO Y LOS VECTORES DE TEST PARA LA VERIFICACION POST-SINTESIS. ESTUDIAR LOS METODOS DE DISEÑO PARA BAJA POTENCIA DESDE EL PUNTO DE VISTA DE SU APLICACION AL DISEÑO DE COMPONENTES REUSABLES MEDIANTE ESTRATEGIAS DE SINTESIS DE ALTO NIVEL. EXAMINAR LAS DISTINTAS ARITMETICAS QUE SE PUEDEN UTILIZAR CON EL FIN DE COMPROBAR EN QUE CASOS EL USO DE UNA ARITMETICA DISTINTA AL COMPLEMENTO A DOS PUEDE JUSTIFICARSE A PESAR DEL PROBLEMA DE LA CONVERSION ENTRE UNO Y OTRO FORMATO. ESTUDIAR DISTINTOS ALGORITMOS PARA LA IMPLEMENTACION DE LAS OPERACIONES BASICAS DEL DSP (SUMA, RESTA, MULTIPLICACION Y DIVISION) DESDE EL PUNTO DE VISTA DE SU REUSABILIDAD SOBRE DIVERSAS BIBLIOTECAS TECNOLOGICAS COMPROBANDO LA VARIACION DE SUS PRESTACIONES EN FUNCION DEL INCREMENTO DEL ANCHO DE PALABRA. COMPARAR LOS RESULTADOS DE LA IMPLEMENTACION DE LAS OPERACIONES CON LOS PROPORCIONADOS POR LAS ESTRUCTURAS FACILITADAS POR LOS FABRICANTES BIEN MEDIANTE HARDWARE ESPECIAL DENTRO DE LOS DISPOSITIVOS O BIEN MEDIANTE LA GENERACION SOFTWARE DE ESTRUCTURAS ARITMETICAS. COMPROBAR LAS VENTAJAS DE LA IMPLEMENTACION SERIE DE LAS OPERACIONES DE SUMA/RESTA Y MULTIPLICACION