Arquitecturas para la transformada rapida coseno

  1. SANCHEZ LOPEZ, MANUEL
Supervised by:
  1. Emilio López Zapata Director

Defence university: Universidad de Málaga

Year of defence: 1998

Committee:
  1. Alfonso Gago Bohorquez Chair
  2. María Inmaculada García Fernández Secretary
  3. Javier Díaz Bruguera Committee member
  4. José Ignacio Benavides Benítez Committee member
  5. Ramón Ruiz Merino Committee member

Type: Thesis

Teseo: 65502 DIALNET

Abstract

En el campo de las tecnologías multimedia, la compresión de imágenes juega un papel fundamental. Todos los estándares actuales integran a la transformada discreta coseno (DCT) como uno de los métodos a aplicar en este trabajo se desarrollan arquitecturas específicas para la realización VLSI de la DCT basada en un algoritmo rápido (FCT). Se proponen, tanto implementaciones basadas en aritmética bit serie y replicación de unidades funcionales, así como, realizaciones que utilizan aritmética bit paralelo sin explotación de paralelismo espacial. Se han llevado a cabo ejemplos de implementación de las mismas usando librerías de celdas estándar. Además, se estudia la posibilidad de arquitecturas multiprocesadoras bit paralelo libres de conflictos de acceso a memoria.