An address generator approach to the hardware implementation of a scalable Pease FFT core

  1. Polo, A.
  2. Jimenez, M.
  3. Marquez, D.
  4. Rodriguez, D.
Actas:
Midwest Symposium on Circuits and Systems

ISSN: 1548-3746

ISBN: 9781467325264

Año de publicación: 2012

2012 IEEE 55th International Midwest Symposium on Circuits and Systems, MWSCAS 2012

Páginas: 832-835

Tipo: Aportación congreso

DOI: 10.1109/MWSCAS.2012.6292149 GOOGLE SCHOLAR
Fuente de los datos: Scopus