Architectural synthesis of high-level analogue VHDL-AMS descriptions using netlist extraction from parse trees

  1. Doménech-Asensi, G.
  2. Kazmierski, T.J.
  3. Ruiz-Marin, J.D.
  4. Ruiz-Merino, R.
Aldizkaria:
Electronics Letters

ISSN: 0013-5194

Argitalpen urtea: 2000

Alea: 36

Zenbakia: 20

Orrialdeak: 1680-1682

Mota: Artikulua

DOI: 10.1049/EL:20001202 GOOGLE SCHOLAR
Datuen iturria: Scopus