Test de circuitos digitales mediante patrones de entrada generados por metodos algebraicos

  1. PEREZ TRABADO, PABLO
Supervised by:
  1. Antonio Lloris Ruiz Director

Defence university: Universidad de Murcia

Year of defence: 1995

Committee:
  1. Fernando Martín Rubio Chair
  2. Ramón Ruiz Merino Secretary
  3. Antonio Vigueras Campuzano Committee member
  4. Emilio López Zapata Committee member
  5. Josep Miró Nicolau Committee member

Type: Thesis

Teseo: 48514 DIALNET

Abstract

EL TEST DE CIRCUITOS COMBINACIONALES PUEDE SER ABORDADO A TRAVES DE UNA METODOLOGIA DE SELECCION ALGORITMICA DE LOS PATRONES DE TEST A APLICAR. EL ALGORITMO TESED UTILIZA UNA REPRESENTACION ALGEBRAICA DEL CIRCUITO Y SU COMPORTAMIENTO PARA GENERAR ECUACIONES BOOLEANAS CUYA SOLUCION SON LOS VECTORES DE SENSIBILIZACION Y PROPAGACION PARA UNA FALTA DE ANCLAJE DADA; LA INTERSECCION DE ESTOS CONJUNTOS DE VECTORES DE TEST BUSCADOS. LA ECUACION DE PROPAGACION TIENE EN CUENTA, MEDIANTE LA JUSTIFICACION DE PARIDADES, EL EFECTO DE FAN-OUT RECONVERGENTE EN LA PROPAGACION DEL EFECTO DE LA FALTA. PARA LA RESOLUCION DE LAS ECUACIONES BOOLEANAS SE HA DESARROLLADO UN NUEVO METODO, BASADO EN UNA REPRESENTACION TABULAR DE CONJUNTOS DE VECTORES Y SE DEMUESTRA QUE ES POSIBLE DOTAR A ESTA REPRESENTACION TABULAR DE ESTRUCTURA DE ALGEBRA DE BOOLE.